# DISEÑO DE OTAS DE BAJO GM Y SU APLICACIÓN EN BAJA FRECUENCIA Y MICROCONSUMO

F. Renato Campana Valderrama, Manuel Márquez Marrou. FI, Escuela de Ingeniería Electrónica, Universidad Ricardo Palma, Lima-Perú renato\_campana@hotmail.com, mmarquez@mail.urp.edu.pe

## ABSTRACT

En el presente trabajo se demuestra la factibilidad del diseño de OTAs de bajo valor de Gm (orden de los nanoamperios-voltio) y su aplicación en baja frecuencia y microconsumo. Se usará el modelo ACM (Advanced Compact Mosfet) para conseguir un extendido rango lineal de entrada para el par diferencial de los OTAs; este par diferencial estará polarizado en inversión moderada. Asimismo, para alcanzar los valores de Gm en el orden de los nanoamperios-voltio, se usará la técnica de división serie-paralelo (SP), que dividirá el valor de la transconductancia de entrada del par diferencial de los OTAS. Para este trabajo, los OTAs diseñados se usarán en filtros activos de baja frecuencia central para aplicaciones biomédicas (señales EEG), estos filtros usarán condensadores con valores que están en el orden de los picofaradios, los cuales estarán fuera del circuito integrado.

## 1. INTRODUCCIÓN

En el campo de la electrónica médica, filtros de tiempo continuo con muy bajas frecuencias de corte (en el orden de los pocos hertz) son muy necesarios, debido a la relativamente lenta actividad eléctrica del cuerpo humano; aplicaciones específicas incluyen sistemas ECG, EEG y marcapasos [1].

Para la implementación de un filtro con amplificadores operacionales de transconductancia-capacitor (OTA-C), trabajar en baja frecuencia implica la realización de grandes capacitores y muy bajas transconductancias. Existen entonces dos ángulos totalmente independientes para abordar el problema. Uno, es el diseño de OTAs con muy baja transconductancia (típicamente del orden de pocos nanoamperios-volt) y alta linealidad, mientras que el otro ángulo es la realización de capacitores muy grandes en un chip (típicamente de pocos nanofaradios) [1].

En el presente trabajo, se demuestra mediante simulaciones, la factibilidad del diseño de OTAs con bajo valor de Gm y su aplicación en filtros activos con baja frecuencia central y muy bajo consumo. En este trabajo, se han tenido como consideraciones de diseño para el OTA: buena linealidad de entrada, bajo consumo de potencia, área de circuito integrado y bajo valor de Gm. Las ecuaciones del modelo ACM (Advanced Compact Mosfet), que nos serán útiles se presentan en la sección 2 de este trabajo, para luego aplicarlas al diseño del par diferencial del OTA. En la sección 3, se describe el diseño de OTAs con valores bajos de Gm, usando la técnica de división de corriente Serie-Paralelo (SP). Esta técnica nos permitirá dividir la transconductancia de entrada del par diferencial.

En la sección 4, se detallará el empleo de estos OTAs diseñados, en filtros activos pasabanda, que tendrán una muy baja frecuencia central y estarán aplicados en el filtraje de las ondas cerebrales (señales EEG).

## 2. MODELO ACM (ADVANCED COMPACT MOSFET):

El modelo ACM esta fuertemente basado en dos características físicas: el modelo de carga laminar y la relación incremental lineal entre la densidad de carga de inversión y el potencial de superficie [2]. Combinadas estas aproximaciones, nos permiten derivar un modelo para el MOSFET totalmente formulado en términos de las dos componentes de la corriente de drenador [2]. Asimismo, ACM es un modelo válido en todas las regiones de inversión (débil, moderada y fuerte) así como en sus modos de operación (tríodo y saturación) del transistor MOS. Este modelo explota la simetría intrínseca del MOS de source y dren con respecto al sustrato [2]. Las ecuaciones útiles del modelo ACM que nos ayudarán para este trabajo son, en forma muy resumida:

$$I_{F(R)} = I(V_G, V_{S(D)}) = I_S \left[ \left( \frac{Q'_{IS(D)}}{nC'_{OX}\phi_t} \right)^2 - \frac{2Q'_{IS(D)}}{nC'_{OX}\phi_t} \right] \dots \dots (1)$$

 $I_{F(R)}$ : corriente directa (inversa),  $Q'_{IS(D)}$ : Densidad de carga de inversión en el source(dren).

$$I_s = \mu n C'_{ox} \frac{W}{L} \frac{\phi_i^2}{2} \dots (2)$$
: corriente de normalización.

Donde:  $\mu$ : movilidad de electrones (o huecos) n: factor pendiente de la región subumbral.  $C'_{ax}$ : capacidad de óxido/área.

Φt: voltaje térmico (25 mV).

Entonces: 
$$i_{f(r)} = \frac{I_{F(R)}}{I_s} = \left[ \left( \frac{Q'_{IS(D)}}{nC'_{OX}\phi_l} \right)^2 - \frac{2Q'_{IS(D)}}{nC'_{OX}\phi_l} \right] \dots \dots (3)$$

Donde  $\dot{i}_{f}$ ,  $\dot{i}_{r}$  son las corrientes normalizadas directa e inversa

La corriente normalizada directa está referida al coeficiente de inversión ya que indica el nivel de inversión del dispositivo. Para valores de  $i_f$  mayores que 100, el dispositivo estará en inversión fuerte; cuando  $i_f$  menor que 1, el dispositivo estará en inversión débil. Para valores  $1 < i_f < 100$ , el dispositivo estará en inversión moderada [2].

Tenemos también:

$$V_p - V_{S(D)} = \phi_t \left[ \sqrt{1 + i_{f(r)}} - \sqrt{1 + i_p} + Ln \left( \frac{\sqrt{1 + i_{f(r)}} - 1}{\sqrt{1 + i_p} - 1} \right) \right] \dots (4)$$

Donde  $i_{P}\approx 3$  y es el valor de la corriente normalizada en el punto de estrangulamiento [2].

Las trasconductancias de fuente (drenador) será [2]:

$$g_{ms(d)} = \frac{2I_s}{\phi_t} \left( \sqrt{1 + i_{f(r)}} - 1 \right) \dots \dots (5)$$

La transconductancia de puerta en saturación (i<sub>f</sub>>>i<sub>r</sub>) será [2]:

$$g_{m} = \frac{2I_{s}i_{f}}{n\phi_{t}(\sqrt{1+i_{f}}+1)} = \frac{2I_{D}}{n\phi_{t}(\sqrt{1+i_{f}}+1)}\dots(6)$$

## 2.1. Aplicación del modelo ACM al par diferencial MOS:

El modelo ACM será empleado para calcular el rango lineal del par diferencial en términos del nivel de inversión  $i_{f}$ . De la figura 1:



Figura 1: Par diferencial MOS.

Las ecuaciones pertinentes que nos serán útiles para el diseño de la linealidad de entrada del par diferencial en función del nivel de inversión son [3]:

$$V_{lin} = 2n\phi_t \sqrt{\frac{6\alpha(1+i_f)^{\frac{3}{2}}}{3(1+i_f)^{\frac{1}{2}} - 1}} \dots (7)$$
  
Y como 3(1+i\_f)^{\frac{1}{2}} >>1, en (7):  
 $V_{lin} \approx 3n\phi_t \sqrt{\alpha(1+i_f)} \dots (8)$ 

La ecuación (8) es muy útil para los cálculos teóricos en la etapa de diseño de cualquier circuito conteniendo un par diferencial; En la ecuación (8), alfa ( $\alpha$ ) puede tomar un valor de 0.05 ó 0.1, este valor representa el porcentaje de error que se podría esperar [3].

## 3- DISEÑO DEL OTA:

Aquí examinaremos el uso de la técnica serie-paralelo (SP), para su posterior aplicación en los OTAs, ya que mediante el empleo de esta técnica, podremos dividir por cientos la transconductancia de entrada del par diferencial de los OTAs. Además, aplicando la técnica SP, mediante una correcta división, nos da la ventaja de sacar un mayor provecho del área en el circuito integrado [5].

En la figura 2, dos transistores  $M_S$  y  $M_D$  están conectados en serie, la relación equivalente de  $(W/L)_{eq}$  el transistor compuesto es [4]:

$$(W_{L})_{eq} = \frac{(W_{L})_{s}(W_{L})_{D}}{(W_{L})_{D} + (W_{L})_{s}} \dots (9)$$



Figura 2: Asociación en serie de dos transistores.

En la relación (9), si los transistores  $M_D$  y  $M_S$  tienen la misma relación geométrica (W/L), el resultado será: (W/2L), es decir, con relaciones geométricas iguales para dos transistores conectados como la figura 2, la geometría del transistor equivalente se estará dividiendo por un factor 2. Si se generaliza para "n" transistores conectados en serie como en la figura 2, el resultado será: (W/nL), es decir, la geometría del transistor equivalente se ha dividido "n" veces. De la misma manera, si tenemos dos transistores  $M_S$  y  $M_D$  dispuestos en paralelo, su relación equivalente (W/L)<sub>eq</sub> será:

En la relación (10), si los transistores  $M_S$  y  $M_D$  tienen la misma relación geométrica (W/L), el resultado será: (2W/L), es decir, con relaciones iguales en dos transistores conectados en paralelo, la geometría del transistor equivalente aumentará. Entonces se podrá generalizar, como se hizo líneas arriba, para el caso de "n" transistores en paralelo, dando como resultado: (nW/L), es decir, la geometría del transistor equivalente ha aumentado "n" veces. Nuestro análisis anterior puede ser extendido hasta alcanzar una topología como la mostrada en la figura 3 que representa la técnica SP aplicada a un espejo de corriente [5]:



Figura 3: Espejo de corriente SP generalizado.

Donde: 
$$\frac{I_{OUT}}{I_{IN}} = \frac{SP}{RQ}$$
.....(11)

Si en la relación (11), hacemos S=P=1, con R=Q=N, obtendremos:

$$\frac{I_0}{I_{in}} = \frac{1}{N^2}$$
.....(12)

Aplicando la relación (12) a un OTA obtendremos [5]:



Figura 4: OTA con división de corriente SP.

Para los espejos de corriente de la figura 4, N transistores unitarios  $M_2$  son dispuestos en serie y en paralelo, lo cual logrará alcanzar una transconductancia de salida [5]:

$$G_{MX} = \frac{g_{m1}}{N^2}$$
....(13)

Donde gm1 es la transconductancia de los transistores  $M_1$  del par diferencial.

#### 3.1. Estrategia de diseño aplicado al OTA:

Aquí presentaremos la estrategia a seguir para obtener OTAs con baja transconductancia y extendido rango lineal. La relación entre rango lineal de un par diferencial e i<sub>f</sub> está dado por la ecuación (8). Supongamos que el circuito de la figura 4 requiere una muy baja transconductancia Gmx y un rango lineal Vlin\_x con un determinado a (error, 5% o 20%); el nivel de inversión if del par diferencial de entrada esta determinado por la ecuación (8). Para una corriente de polarización dada, la corriente de normalización es  $I_S {=} 2 I_{\rm BIAS} / i_{\rm f}$  ; ahora con  $I_S$  e  $i_{\rm f}\,$  ya podemos obtener gm1 de la ecuación (6), y de Is se obtiene (W/L)1 de la ecuación (2); con gm1 hallado, ya podemos obtener, de la ecuación (13), el número de transistores unitarios "N", ya que  $N = \sqrt{gm1/Gmx}$  [3]. La corriente de polarización de entrada puede ser determinada desde el punto de vista de consumo de potencia [3]. En la selección de M<sub>2</sub> y M<sub>3</sub> se tratará siempre de escoger áreas de puertas del mismo orden, ya que si difieren mucho, se puede introducir una alta cantidad de ruido flicker y desvío por mismatch [5]. Con esta técnica se llegaron a diseñar cuatro OTAs con diferente Gm de entrada; en la tabla 1 y 2 se detallan estos diseños. En este trabajo se utilizo la tecnología 0.8um estándar (pozo N).

OTA	i <sub>f</sub>	Gmi (nS)	Gmx (nS)	N	(W/L) <sub>1</sub>
1	40	596	4.4	11	(12/50)
2	40	596	8.8	8	(12/50)
3	40	596	1.2	22	(12/50)
4	40	596	15.4	6	(12/50)

Tabla 1: Datos obtenidos para los OTAs diseñados.

A continuación, se muestra en la tabla 2, una comparación de los objetivos alcanzados con la técnica S-P para este trabajo mediante simulación Post-Layout, y se contrasta con las topologías y técnicas usadas en la referencia [1].

	Topologías usadas						
Parámetros	Ota simétrico	SD+ CD	FG+ CD	BD+ CD	Este Trabajo		
Gm (nS)	11.6	11.55	11.5	11.24	4.4	8.8	
					1.2	15.4	
Linealidad	80	120	165	450	150	150	
(mVp)					150	150	
IBIAS	2	100	200	500	80	80	
(nA)					80	80	
Potencia	0.0162uW	1.35uW	1.62uW	4.05uW	409nW	412nW	
					401nW	418nW	
Área total	1.44	0.21	4.65	0.22	0.16	0.168	
$(mm^2)$					0.245	0.154	

Tabla 2: Topologías usadas y resultados obtenidos en la referencia [1] y resultados obtenidos en este trabajo.

Donde, según la referencia [1]: SD: Source degeneration, FG: Floating Gate, BD: Bulk Driven, CD: Current Division. En la fig. 5, se muestra un ejemplo de la linealidad de entrada (Iout vs Vlin) alcanzada en nuestro trabajo, por el OTA 1.



#### 4. DISEÑO DEL FILTRO:

En la figura 6 se muestra la estructura del filtro bicuadrático [6] que utilizaremos para alcanzar las bajas frecuencias centrales.



Figura 6: Estructura de filtro pasabanda usado.

Cuya función de transferencia es:

$$H(S) = \frac{V_o(S)}{V_{IN}(S)} = \left[ \frac{W_{P_1}^2}{S^2 + S\left(\frac{W_{P_1}}{Q_{P_1}}\right) + W_{P_1}^2} \right] \left[ \frac{S^2}{S^2 + S\left(\frac{W_{P_2}}{Q_{P_2}}\right) + W_{P_2}^2} \right] \dots \dots (14)$$

Y las ecuaciones de diseño de (14) serán:

$$C_{1} = \frac{Gm_{1}}{Q_{P_{1}}W_{P_{1}}}, C_{3} = \frac{Gm_{3}}{Q_{P_{2}}W_{P_{2}}} \qquad (15)$$

$$C_{2} = \frac{Gm_{2}Q_{P_{1}}}{W_{P_{1}}}, C_{4} = \frac{Gm_{4}Q_{P_{2}}}{W_{P_{2}}}$$
Con:  $W_{P_{1}} = \sqrt{\frac{Gm_{1}Gm_{2}}{C_{1}C_{2}}}; Q_{P_{1}} = \sqrt{\frac{C_{2}Gm_{1}}{C_{1}Gm_{2}}} \qquad (16)$ 

$$W_{P_{2}} = \sqrt{\frac{Gm_{3}Gm_{4}}{C_{3}C_{4}}}; Q_{P_{2}} = \sqrt{\frac{C_{4}Gm_{3}}{C_{3}Gm_{4}}}$$

Con las relaciones de diseño obtenidas en las ecuaciones (15) y (16) procederemos a diseñar cuatro filtros pasabanda para el filtraje de las ondas cerebrales  $\alpha$ (8-12Hz),  $\beta$ (13-40Hz),  $\theta$ (4-8Hz), y  $\delta$ (1-4Hz), con frecuencias centrales de 10, 26.5, 6 y 2.5 Hz respectivamente, usando, para estos filtros, los OTAs 1, 2, 3 y 4, para cada filtro, respectivamente. A continuación se detallan los valores hallados para los filtros, habiendo usado las ecuaciones (15) y (16) con los OTAs diseñados anteriormente.

Filtro	F <sub>C</sub>	<b>C</b> <sub>1</sub>	C <sub>2</sub>	C <sub>3</sub>	$C_4$	I <sub>BIAS</sub>	Consumo	Área
	(Hz)	(pF)	(pF)	(pF)	(pF)	(nA)	(uW)	(mm²)
1	6	125	61	250	122	80	8.68	0.98
2	10	164	79	248	120	80	8.7	0.98
3	2.5	43	19	230	110	80	8.66	1.5
4	26.5	76	36	259	120	80	8.73	0.92

Tabla 3: Comparación de los datos hallados en el diseño de los filtros.

#### 3.1. Diagrama de bode de los filtros:

En esta sección se muestran los diagramas de Bode de los filtros diseñados. Todas las simulaciones se hicieron en el PSPICE 9.2; el modelo usado para el transistor MOS en el proceso de simulación es el BSIM3V3. Estas simulaciones, son Post-Layout.



Figura 7: Diagrama de Bode del filtro 1,2,3,4 (Av vs. frecuencia).

## 4.- CONCLUSIONES:

A través de este trabajo se pudo demostrar que la aplicación del modelo ACM a un par diferencial, combinado con la técnica SP que divide la transconductancia de entrada, permite obtener OTAs con amplio rango lineal y bajos Gm de salida. Asimismo, estos OTAs diseñados, se aplicaron con éxito a filtros pasabanda, obteniendo bajas frecuencias centrales y muy bajo consumo. Todas las simulaciones fueron hechas postlayout. Para futuras investigaciones, se tratará de implementar los capacitores dentro del circuito integrado, la posible técnica a usar es la de Scaling Impedance.

#### **5.- REFERENCIAS:**

[1] VEERAVALLI, SANCHEZ-SINENCIO y SILVA MARTINEZ. "Diferent operational transconductance Amplifier topologies for obtaining Very Small Transconductances", ISCAS 2000-IEEE International Symposium on Circuits and Systems, May 28-31, 2000, Geneva, Switzerland.

[2] CUNHA, SCHNEIDER y GALUP-MONTORO, "An MOS Transistor Model for Analog Circuit Design", IEEE journal of solid-state circuits, Vol. 33, No. 10, pp. 1510-1519, Octuber 1998.

[3] A. ARNAUD y GALUP-MONTORO, "Pico A/V Range CMOS Transconductors Using Series-Parallel Current Division", Electronics Letters, Vol. 39, No. 18, pp 1295-1296, September 2003.

[4] GALUP-MONTORO, SCHNEIDER y LOSS, "Series-Parallel Association of FETs for High Gain and High Frequency Applications", IEEE journal of solid-state circuits, Vol. 29, No. 9, pp. 1094-1101, September 1994.

[5] A. ARNAUD, FIORELLI y GALUP-MONTORO, "On the Design of Very Small Transconductance OTAs with Reduced Input Offset", SBCCI'05, September 4-7, 2004, Florianópolis, Brazil.

[6] G. DÜZENLI, Y KILIÇ, H. KUNTMAN y A. ATAMAN, "On the Design of Low Frequency Filters Using CMOS OTAs Operating in the Subtreshold Region", Microelectronics Journal, Vol. 30, No. 1, pp. 45-54, 1999.