Sesión 1a: System on Chip

Ponencias

• Modelagem Funcional e Com Precisão de Ciclos do Processador NIOS

Guilherme Quentel Melo e Luiz C. V. dos Santos
Universidade Federal de Santa Catarina, Departamento de Informática e Estadística
Brasil


• A TLM-Based Network-On-CHIP Performance Evaluation Framework
  Johanna Sepúlveda, Gino Lozada, Marius Strum

Integrated Systems Group - GSEIS
Microelectronics Laboratory, São Paulo University
Brasil

• Design and Performance Evaluation of a Cache Consistent NOC-Based
  MP-SOC

Gustavo Girão 1, Bruno Cruz de Oliveira 1, Rodrigo Soares 2, Ivan Saraiva Silva 1
1 UFRN, Departamento de Informática e Matemática Aplicada
2 Universidade de São Paulo, Escola Politécnica
Brasil

• Performance Evaluation In Communication Design Exploration for
  SOC Design

S. Eslava, M. Strum, W.J. Chau
University of São Paulo, Microelectronics Laboratory
Brasil

• ToPSeC - Um processador com suporte a mudança de topologia e primirivas
  de segurança

Bruno Moreira Cestari, Edward D. M. Ordonez
Universidade de São Paulo
Centro Universitário Eurípides de Marília
Brasil

Posters

• Embedded Parallel Software Framework For On-Chip Distributed
  Parallel Computing

Jaume Joven Murillo1, Jorge Luis Zapata Muga 2, David Castells Rufas 2, Jordi Carrabina Bordoll 2
1 Universitat Autònoma de Barcelona ,Dep. MiSE
2 Universitat Autònoma de Barcelona , CEPHIS – Dep. MiSE
España

• Implementación de un Formato Eficiente Para Compresión de Imágenes
  y Video Mediante la Transformada Wavelet En FPGA

Gonzalo Cucho Padín, Carlos Minchola Guardia, Marlon Aucallanchi Dávila
Pontificia Universidad Católica del Perú, GPDSI
Perú