Artículos (Diseño y Test Digital II):
  
Multiplicador en el Cuerpo Finito GF(2^163) Usando Bases Normales Gaussianas

 
Reducción del Número de Transistores en Operaciones Aritméticas en el Sistema Numérico de Residuos

 
Una Aproximación al Diseño de un Sumador de Punto Flotante de Doble Precisión Basado en el Estándar IEEE 754

 
On the Study of the Effectiveness of SW-Based Fault Handling Mechanisms to Cope with IC Conducted Electromagnetic Interference

 
An Embedded Gate Oxide Short Model for Efficient Electrical Simulation

 

Presentación

Información General
Comité Técnico del Programa
Programa de Actividades
Ponencias
Posters
Créditos