Monday - March 28, 2005

  3c    Signal Proccessing #1

Chair:  Carlos Silva Cárdenas

Start:   14:00

End:     16:00

  Paper

     96  Implementação de Arquiteturas para a Transformada Wavelet Discreta Unidimensional em FPGAs

          S. V. Silva, S. Bampi

          Univ. Federal do Rio Grande do Sul, Inst. de Informática

          Brasil

     16  Arquitetura e Desempenho de um Criptoprocessador VLIW

          F. D. Pereira, E. D. Moreno Ordonez

          UNIVEM, Centro Universitario Eurípides de Marília

          Brasil

   114  Coefficient Optimization for High Performance Parallel FIR Filters in FPGAs

          V. S. Rosa #, S. Bampi #, E. Costa *

          # Univ. Federal do Rio Grande do Sul, Inst. de Informática; * Univ. Católica de Pelotas

          Brasil

     49  Increasing the Image Quality in a JPEG Compressor Through Arithmetic Error Minimization

          R. E. C. Porto #, B. S. Neves *, L. V. Agostini #*, J. L. A. Güntzel#

          # Univ. Federal de Pelotas, Dpto. de Informática; * Univ. Federal do Rio Grande do Sul, Grupo de

          Microelectrónica

          Brasil

  Poster

     95  Efficient Design of a FFT/IFFT-64 Module on ASIC

          A. Millán #, M. Bellido #, J. P. Ruiz-de-Clavijo #, D. Guerrero #, E. Ostúa #, J. Viejo *

          # Inst. de Microelectrónica de Sevilla, * Univ. de Sevilla, Dept.  de Tecnología Electrónica

          España

   167  A Core Design to Obtain Square Root Based on a Non-Restoring Algorithm

          D. R. Llamocca-Obregón

          Pontificia Univ. Católica del Perú, Grupo de Procesamiento de Señales e Imágenes

          Perú

   163  Implementación de la FFT Mediante FPGA

          C. Pedraza, J. Paternina

          Univ. de Santo Tomás

          Colombia

     61  Filtro Digital Adaptable para Sistemas Embebidos

          J. Requena, J. Rapallini

          Univ. Nacional de La Plata, Fac. de Ingeniería, Centro de Técnicas Analógicas Digitales

          Argentina