Sesión 7a: Diseño Digital 3

Ponencias

• Design Of Digital Structures Tolerant To Local Intra-Die Process Variations

Daniel Iparraguirre Cárdenas 1 and Víctor Champac Vilela 2
1 Freescale Semiconductor, Mexico Technology Center, Jalisco – Mexico.
2 Instituto Nacional de Astrofísica, Óptica y Electrónica, Puebla – México.
México

• Evaluación del análisis de respuesta transitoria bajo condición de falla paramétrica

José Peralta(1), Gabriela Peretti(1), Eduardo Romero(1), Carlos Marqués(2)
1 Universidad Tecnológica Nacional , Grupo de Investigación y Servicios en Electrónica y Control
2 Universidad Nacional de Córdoba , Grupo de Desarrollo Electrónico e Instrumental
Argentina

• A Simple Procedure for High Performance VLSI Registers Design

Duarte Lopes de Oliveira Sandro Shoiti Sato Osamu Saotome
Divisão de Engenharia Eletrônica do Instituto Tecnológico de Aeronáutica – IEEA − ITA
Brasil

• Avaliando o Impacto de Técnicas de Codificação de Dados Sobre o Consumo de Potência em Networks-On-Chip

José C. S. Palma 1, Leandro Soares Indrusiak 2, Fernando G. Moraes 3, Alberto Garcia Ortiz 2, Manfred Glesner 2, Ricardo A. L. Reis 1
1 PPGC - II - UFRGS
2 MES – TU Darmstadt –
3 PPGCC - FACIN – PUCRS
Brasil / Alemania / Brasil

Posters

• Configurable Platform for SOC Electromagnetic Immunity Measurement

F. Vargas 1, J. Benfica 1, L. Piccoli 1, E. Gatti 2, L. Garcia 2, D. Lupi 2, F. Hernandez 3
1 Electrical Engineering Dept. Catholic University – PUCRS
2 INTI
3 URSEC
Brasil / Argentina / Uruguay

• Embedded Signature Insertion Based on Profiling Deployed Software Technique

Fabian Vargas, Cláudia A. Rocha, Antônio A. de Alecrim, Carlos A. Becker
Electrical Engineering Dept. Catholic University – PUCRS
Brasil

• Sistema para Caracterización de Circuitos Integrados

Michel Grudzien, Alfredo Arnaud
Universidad Católica del Uruguay, Departamento de Ingeniería Eléctrica
Uruguay

• Análisis de la Tolerancia al Ruido de Circuitos Dinámicos Digitales con el Escalamiento de la Tecnología

F. Mendoza-Hernández 1, M. Linares-Aranda2,
1 Intel GDC
2 Instituto Nacional de Astrofísica, Óptica y Electrónica-INAOE, Dpto. de Electrónica
México

• Redes de Distribución de Señal de Reloj para Sistemas SOC con Robustez a Fallas de Interconexiones Abiertas

Mónico Linares Aranda 1, Manuel Salim Maza 2,
1 Instituto Nacional de Astrofísica, Óptica y Electrónica-INAOE, Dpto. de Electrónica
México
2 Freescale Semiconductor México