Sesiones
2a. Diseño analógico
2b. Dispositivos programables
2c. Lógica difusa
3a. Diseño digital
3b. Aplicaciones de procesado de señal
3c. Microsistemas
4a. Diseño de sistemas
4b. Aplicaciones - 1
5a. Diseño analógico - 2
5b. Síntesis digital
5c. Redes Neuronales
6a. Convertidores de datos
6b. Algoritmos
6c. Aplicaciones - 2
7a. Test y Modos de Fallo
7b. Enseñanza de la microelectrónica
9a. Diseño analógico - 3
9b. Sistema en Chip
9c. Aplicaciones - 3
Ponencias
2a. Diseño analógico 
78. Miller OTA Design Using a Design Methodology
Based on the Gm/ID and Early-Voltage
Characteristics: Design Considerations and Experimental Results
F. Paixão Cortes, S. Bampi
Univ. Federal do Rio Grande do Sul, Inst. de Informática
Brasil
Posters
81. A CAD Tool for Automated Design of Low-Noise Nullor-Based Amplifiers
A. Sarmiento-Reyes, R. Castañeda-Sheissa, L. Hernández-Martínez
Inst. Nac. de Astrofísica, Óptica y Electrónica, Dpto. de Electrónica, Grupo de CAD
México
91. Efficient Approach to Realize a Very-Low-Frequency
Filter
B. S. Soto Cruz *, F. López Huerta *, A. Ortega J. *, S. Alcántara I. *, T.
Flores M. #
Benemérita Univ. Autónoma de Puebla {* Centro de Investigación en Dispositivos
Semiconductores; # Fac. de Ciencias de la Electrónica}
México
83. Análisis de Distorsión Armónica Total e Implementación
de un Circuito Multiplicador-Divisor CMOS Translinear
H. Molina Lozano, V. H. Ponce Ponce
Inst. Politécnico Nacional, Unidad Profesional Interdisciplinaria en Ingeniería
y Tecnologías Avanzadas, Dpto. de Básicas de Ingeniería
México
2b. Dispositivos programables
Ponencias
76. Diseño de un Algoritmo en Hardware para la Sincronizacion
de Portadora
F. Amaya-Fernández *, J. Velasco-Medina #
Univ. Javeriana, Grupo de Automática y Robótica; # Univ. del Valle, Escuela EIEE, Grupo de Bionanoelectrónica
Colombia
97. Inicialización Automática de Pose: Nuevos Resultados Utilizando FPGA's para el
Registro y Apareamiento del Modelo
J. R. Atoche Enseñat *, L. A. Muñoz Abando #, A. Sebastiá Cortés ^, J. J. Estrada López
* Inst. Tecnológico de Mérida, Dpto. de Ingeniería Eléctrica; # Univ. Autónoma de Yucatán, Fac. de Matemáticas;
^ Univ. Politécnica de Valencia, Dpto. de Ingeniería Electrónica
México, España
41. Design Optimization Techniques Evaluation for High Performance Parallel
FIR Filters in FPGA
V. S. Rosa *, E. Costa #, S. Bampi *
* Univ. Federal do Rio Grande do Sul, Inst. de Informática; # Univ. Católica de Pelotas
Brasil
2c. Lógica difusa
Ponencias
48. Controladores Difusos Adaptativos como Módulos de Propiedad
Intelectual para FPGAs
S. Sánchez-Solano *, A. Cabrera #, M. Brox *, A. J. González #
* Inst. de Microelectrónica de Sevilla - CNM; # ISPJAE, Dpto. de Automática y Computación
España, Cuba
98. Estudio sobre la Implementación de Redes Neuronales Artificiales Usando
XILINX System Generator
J. C. Moctezuma Eugenio *, C. Torres Huitzil #
Univ. Autónoma de Puebla, Fac. de Ciencias de la Computación; # Inst. Nacional de Astrofísica, Óptica y Electrónica
México
12. FPGA Based Implementation of Fuzzy Controllers
for Internet Traffic
F. Montesino Pouzols *, A. Barriga Barros *, D. R. López #, S. Sánchez Solano
*
* Inst. de Microelectrónica de Sevilla - CNM; # RedIRIS, Red Académica y de
Investigación Española
España
3a. Diseño digital
Ponencias
64. Caracterización de Sumadores en Tecnologías
Fuertemente Submicrónicas
A. Estrada, C. J. Jiménez, M. Valencia
Inst. de Microelectrónica de Sevilla - CNM; Univ. de Sevilla, Dpto. de Tecnología Electrónica
España
19. Low Voltage, Low Power, Self-Clocked Single
Poly CMOS Compatible OTP Memory System
P. Vega-Castillo *#, W. H. Krautschneider *
* Hamburg University of Technology; # Inst. Tecnológico de Costa Rica
Alemania, Costa Rica
100. Implementación de Lógica Umbral y Multiumbral
con RTDS
J. M. Quintana, M. J. Avedillo, H. Pettenghi
Instituto de Microelectrónica de Sevilla - CNM
España
3b. Aplicaciones de procesado de señal
Ponencias
53. Diseño e Implementación Óptima de Periféricos de DSP con System
Generator para Microblaze
J. Viejo, E. Ostúa, M. J. Bellido, J. Juan, A. Millán, P. Ruiz-de-Clavijo, D. Guerrero
Inst. de Microelectrónica de Sevilla - CNM; Univ. de Sevilla, Dpto. de Tecnología Electrónica
España
96. Generador Automático de FFT con Alto Grado de Paralelismo
J. F. Acosta Orozco, M. Vera-Lizcano, J. Velasco-Medina
Univ. del Valle, EIEE, Grupo de Bionanoelectrónica
Colombia
102. Avaliação dos Impactos do Uso de Somadores
como Macro Functions em um Projeto de Compressor JPEG
G. Camaratta *, F. Daitx *, L. Agostini *#, S. Bampi *
* Univ. Federal do Rio Grande do Sul, Inst. de Informática, Grupo de Microeletrônica;
# Univ. Federal de Pelotas, GACI
Brasil
Posters
112. Voice Recorder: Projeto, Validação e Prototipação de um IP para Compressão de Áudio
G. Marcilio, E. Wuerges, L. C. V. dos Santos
Universidade Federal de Santa Catarina
Brasil
3c. Microsistemas
Ponencias
22. Modelaje y Simulación Multifísica de un Sensor
de Gas de SnO2 en COVENTORWARE
A. F. Méndez Jiménez, A. Ávila Bernal
Univ. de los Andes, Dpto. de Ingeniería Eléctrica y Electrónica
Colombia
26. Análisis Termo-Estructural del Microactuador Térmico Hot-Cold
E. Zarco, Y. Mora, A. Ávila
Univ. de los Andes, Centro de Microlectrónica
Colombia
Posters
86. Design of Nanomachines using Nanoengineer-1
J. M. Espinosa-Durán, J. Velasco-Medina
Univ. del Valle, EIEE, Grupo de Bionanoelectrónica
Colombia
93. Photogate Active Pixel Sensor Modeling Using
Pspice
V. H. Ponce-Ponce, F. Gómez-Castañeda, J. A. Moreno-Cadenas, E. Molinar-Solís,
H. Molina-Lozano
Inst. Politécnico Nacional, Unidad Profesional Interdisciplinaria en Ingeniería
y Tecnologías Avanzadas
México
124. Depósito de Películas de SiO2 por Descomposición Térmica de TEOS en LPCVD
H. Juárez *, T. Díaz *, E. Rosendo *, G. Salgado *, M. Rubin *, G. Romero Paredez #,
M. Pacio #, C. Morales #, A. García #, F. Mora *
* Benemérita Univ. Autónoma de Puebla, CIDS-ICUAP; # CINVESTAV, Sección de Estado Sólido
México
4a. Diseño de sistemas
Ponencias
1. An Iterative-Decomposed Piecewise-Linear Representation
V. M. Jiménez-Fernández, L. Hernández-Martínez, A. Sarmiento-Reyes
Instituto Nacional de Astrofísica, Óptica y Electrónica
México
4. Analysis of the Start Point and Design Trajectories for Minimal Time System Design
A. Zemliak
Univ. Autónoma de Puebla
México
5. Time-Optimal System Design Problem by Generalized Formulation
A. Zemliak, R. Peña
Univ. Autónoma de Puebla
México
Posters
74. Synchronization of Two Lorentz Chaotic Systems: Field Programmable Gate Array and Nonlinear Control Feedback
A. Castillo Atoche *, G. Solís Perales *, A. Matos Gamboa *, R. Atoche Enseñat
* Univ. Autónoma de Yucatán, Fac. de Ingeniería; # Inst. Tecnológico de Mérida
México
126. A Design-Space Generation Tool for Analog Blocks of Ultra Low-Power IC's Based upon the BSIM3V3 Model
H. G. Alarcón Cubas, H. L. Villacorta Minaya
Pontificia Univ. Católica del Perú, Grupo de Microelectrónica
Perú
Demostraciones
118. A Symbolic Frequency-Domain Simulation Program
for an Analogue Design Environment
R. de Jesús Ventura, L. Ruz Armas, J. Valencia Santa Rosa, L. Hernández-Martínez,
A. Sarmiento-Reyes
Inst. Nac. de Astrofísica, Óptica y Electrónica, Dpto. de Electrónica, Grupo
de CAD
México
4b. Aplicaciones - 1
Ponencias
21. A Digital VLSI Low Power Integrated Circuit
Architecture for Delay Estimation
A. Chacón-Rodríguez *#, F. Martín-Pirchio ^, P. Julián ^, P. Mandolesi ^
*Univ. Nac. Mar del Plata, Lab. de Componentes Electrónicos; # Inst. Tecnológico
de Costa Rica; ^Univ. Nac. del Sur, Dpto. de Ingeniería Eléctrica y Computadores
Argentina, Costa Rica
66. Sistema Monitor para Diagnóstico de Líneas
de Baja y Mediana Tensión
E. Montoya-Suárez *#, F. Sandoval-Ibarra *, H. J. Saavedra-Gómez #, J. C.
Rojas-García #
* CINVESTAV-Guadalajara, Diseño Electrónico; #Univ. Autónoma de Nayarit, Unidad
Académica de Ciencias e Ingeniería
México
Posters
6. Pantalla Electrónica Inalámbrica
R. Casas *, D. Giovanazzi *, L. Arnone *, J. Castiñeira #, A. Chacón ^
Fac. de Ingeniería, UNMDP {* Lab. de Componentes Electrónicos; # Lab. de Comunicaciones};
^ Inst. Tecnológico de Costa Rica
Argentina, Costa Rica
5a. Diseño analógico - 2
Ponencias
30. Automated Transistor Sizing Methodology for Analog Circuits Based on Simulated Annealing and Compact Model of gm/Id
A. Girardi, S. Bampi
Univ. Federal do Rio Grande do Sul, Inst. de Informática
Brasil
35. Optimization and Constraints of Single-Poly
Non-Volatile Memory Cells for Embedded Applications
P. Vega-Castillo *#, W. H. Krautschneider #
* Inst. Tecnológico de Costa Rica; # Hamburg University of Technology
Costa Rica, Alemania
99. Diseño de un Oscilador para Radiofrecuencia, Integrado en Tecnología CMOS
J. E. Prada Rojas, E. F. Roa Fuentes, A. R. Acevedo Picón
Univ. Industrial de Santander, Esc. de Ingenierías Eléctrica, Electrónica y de Comunicaciones,
Grupo en Investigación y Desarrollo de Circuitos Integrados
Colombia
Posters
201. Rutinas para la Optimización del Diseño de Bloques Analógicos de Bajo Consumo de Potencia
J. C. Saldaña Pumarica, C. Silva Cárdenas
Pontificia Univ. Católica del Perú, Grupo de Microelectrónica
Perú
5b. Síntesis digital
Ponencias
90. Synthesis of Multi Burst-Mode gRS Machines from Flexible MBG Specification
D. L. de Oliveira *, M. Strum #, W. J. Chau #
* Inst. Tecnológico de Aeronáutica, Dpto. de Electrônica Aplicada; # Univ. de São Paulo, Escola
Politécnica, Lab. de Microelectrônica
Brasil
14. Multi-Objective Optimization of MCML Circuits Using a Genetic Algorithm
R. Pereira-Arroyo *, P. Alvarado-Moya *, W. H. Krautschneider #
* Inst. Tecnológico de Costa Rica; # Technische Universität Hamburg-Harburg
Costa Rica, Alemania
29. Modelagem de Arquiteturas VLIW Usando uma ADL
L. Taglietti, F. R. Wagner
Univ. Federal do Rio Grande do Sul
Brasil
89. Automatic Synthesis of Non-Conventional Flip-Flops
D. L. de Oliveira, H. de Alencar Aguiar
Inst. Tecnológico de Aeronáutica, Dpto. de Electrônica Aplicada
Brasil
Posters
94. Performance Evaluation of a Network Processor's Bus Arbiter Policies Using Worst-Case Deterministic Analytical Methodologies
F. de Faria, M. Strum, W. J. Chau
Univ. de Sao Paulo, Escola Politécnica, Lab. de Microeletrônica
Brasil
101. Diseño en VERILOG de una Arquitectura Segmentada de Microprocesador RISC
L. C. Rosales Alpízar, J. Bermúdez, R. Céspedes, E. Morales Rodríguez, R. Pereira Arroyo, A. Chacón Rodríguez
Inst. Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica
Costa Rica
120. An Effective Scheduling Algorithm Targeting High Utilization of Reconfigurable
Devices in Reconfigurable Co-Synthesis System Architecture
J.-H. Park *, S.-H. Kwak *, F. A. Mujahid *, J.-A Lee #, D.-S. Har
Gwangju Inst. of Science and Technology, Dept. of Information and Communications; # Chosun Univ., Dept. of Computer Engineering
República de Corea
5c. Redes Neuronales
Ponencias
105. A Scalable Digital Architecture of a Kohonen Neural Network
A. E. Valencia, J. A. Peña, M. Vanegas
Univ. Pontificia Bolivariana
Colombia
95. Diseño de Circuitos de Alta Frecuencia Usando
Mapeo Espacial Neural con No-Linealidad Regulada
V. Gutiérrez-Ayala, J. E. Rayas-Sánchez
Inst. Tecnológico de Estudios Superiores de Occidente, Dpto. de Electrónica,
Sistemas e Informática, Grupo de Investigación en Ingeniería Asistida por
Computadora de Circuitos y Sistemas
México
Posters
103. Implementación Hardware de Funciones de
Transferencia para Redes Neuronales Artificiales
J. C. Moctezuma Eugenio, A. Sánchez Gálvez, A. Ata Pérez
Benemérita Univ. Autónoma de Puebla, Fac. de Ciencias
México
6a. Convertidores de datos
Ponencias
51. Preliminaries on Low-Power Analog-to-Digital Conversion for System-on-Chip Design:
Sigma-Delta Modulators with a Single Amplifier and a Novel 14-Transistor 1-Bit Full Adder
A. Mora-Sánchez, D. Schroeder, W. H. Krautschneider
Hamburg University of Technology
Alemania
42. Low-Power Processing of ECG-Signals using Predictive A/D-Conversion
K. Hafkemeyer, A. Mora-Sánchez, D. Schroeder
Hamburg University of Technology, Dept. of Microelectronics
Alemania
3. Towards Designing a Multi-Standard Switched-Current Sigma-Delta Modulator in 0.18um, 1.8-V CMOS Technology
R. Rodríguez-Calderón * , F. Sandoval-Ibarra *, J. M. de la Rosa #
* Grupo de Diseño Electrónico, CINVESTAV-Guadalajara; # Instituto de Microelectrónica de Sevilla
México, España
69. Design of a 12-Bit 44MSPS Pipeline ADC for
Multi-Standard Digital Radio in 0.13um CMOS Technology
F. Medeiro *#, A. Charlet *, C. Utrera *, J. A. Segovia *, A. Sánchez-Franco
*, M. Guerra *, R. Castro #, J. Ruiz-Amaya #, M. Delgado-Restituto #, A. Rodríguez-Vázquez
*#
* AnaFocus; # Inst. de Microelectrónica de Sevilla - CNM
España
6b. Algoritmos
Ponencias
80. Design of Gaussian Normal and Polynomial Basis Multipliers over GF(2^163)
V. Trujillo-Olaya *, J. Velasco-Medina *, J. C. López-Hernández
Univ. del Valle, EIEE, Grupo de Bionanoelectrónica; # Univ. de Campinas, Instituto de Computação
Colombia, Brasil
28. Multiplicación Escalar en Curvas de Koblitz: Arquitectura en Hardware Reconfigurable
J. M. Cruz Alcaraz, F. Rodríguez-Henríquez
Centro de Investigación y Estudios Avanzados del IPN, Dpto. de Ing. Eléctrica, Sec. de Computación
México
106. A Fixed-Point Implementation of the Expanded Hyperbolic CORDIC Algorithm
D. R. Llamocca-Obregón, C. P. Agurto-Ríos
Pontificia Univ. Católica del Perú, Grupo de Procesamiento Digital de Señales e Imágenes
Perú
75. Diseño de la Tangente Inversa Usando el Algoritmo CORDIC
F. Amaya-Fernández *, J. Velasco-Medina #
Univ. Javeriana, Grupo de Automática y Robótica; # Univ. del Valle, Escuela EIEE, Grupo de Bionanoelectrónica
Colombia
Posters
8. Diseño de un Filtro Digital (IIR) con Microprocesador de Arquitectura Multiciclo en FPGA
J. A. Díaz García, L. Quirós Rojas, E. Salazar Brenes
Inst. Tecnológico de Costa Rica, Escuela de Ingeniería Electrónica
Costa Rica
109. Modelagem Funcional do Modo THUMB do Processador ARM
P. F. Kuss, M. R. de O. Schultz, O. J. V. Furtado, L. F. Friedrich, L. C. V. dos Santos
Univ. Federal de Santa Catarina, Dpto. de Informática e Estatística
Brasil
114. A Fixed-Point Implementation of the Natural Logarithm Based on a Expanded Hyperbolic CORDIC Algorithm
D. R. Llamocca-Obregón, C. P. Agurto-Ríos
Pontificia Univ. Católica del Perú, Grupo de Procesamiento Digital de Señales e Imágenes
Perú
6c. Aplicaciones - 2
Ponencias
36. An Accoustic Surveillance Unit for Energy Aware Sensor Networks: Construction and Experimental Results
F. N. Martín Pirchio, S. Sañudo, H. Gutiérrez, P. Julián
Univ. Nacional del Sur, Dpto. de Ingeniería Eléctrica y Computadores
Argentina
13. Receptor de Interfaz de Audio Digital SPDIF para FPGA
M. Nogueira, F. Cattivelli, G. Bellora, G. Langwagen
Universidad ORT Uruguay
Uruguay
Posters
38. Accesibilidad Informática para Discapacitados
Motrices Severos
C. Gayoso *, C. González *, L. Arnone *, L. Barbarino *, J. C. García *, A.
Chacón Rodríguez #
Univ. Nac. Mar del Plata, Fac. de Ingeniería, Lab. de Componentes Electrónicos;
# Inst. Tecnológico de Costa Rica
Argentina, Costa Rica
110. Mecanismo Programable para la Ayuda en la Rehabilitación de la Artrosis en Cadera y Rodilla
A. Castañeda Galván, M. Aguilar Casas, D. Elías Viñas
Centro de Investigación y Estudios Avanzados del I. P. N.
México
7a. Test y Modos de Fallo
Ponencias
85. Verification of I/O Buffers Using a Modified Oscillation Technique
G. F. Santillán-Quiñonez, V. Champac
Inst. Nacional de Astrofísica, Óptica y Electrónica, Dpto. de Electrónica
México
200. Electrical Analysis and Modeling of Resistive Opens in CMOS Technology
M. Renovell *, M. Comte *, I. Polian #, P. Engelke #, B. Becker #
* Laboratoire d'Informatique Robotique Microélectronique de Montpellier LIRMM-UMII; # Albert-Ludwigs University
Francia, Alemania
Posters
34. Desarrollo de Interfaz para Pruebas Estructurales
en Microprocesadores
Univ. de Costa Rica
Costa Rica
7b. Enseñanza de la microelectrónica
Ponencias
27. Control de un Robot Móvil Mediante el Uso de un Game Boy Advance(GBA) con Fines Pedagógicos
L. F. García, T. M. Sarmiento, A. Delgado
Univ. Nacional de Colombia, Dpto. de Ingeniería Eléctrica y Electrónica
Colombia
Posters
7. Introducing Digital IC Design and Test to Undergraduate Students
J. Estrada López *, F. Sandoval-Ibarra #
* Dep. de Ingeniería Eléctrica y Electrónica, Inst. Tecnológico de Mérida; # Grupo de Diseño
Electrónico, CINVESTAV-Guadalajara
México
20. El Chip TUHCR: Desarrollo de un Circuito Integrado Multiproyecto
R. Pereira *, A. Mora #, P. Vega *#, R. Rímolo *
* Inst. Tecnológico de Costa Rica ,# Hamburg University of Technology
Costa Rica, Alemania
119. Automatización de un Puente Grúa a Escala,
Mediante una Plataforma Embebida la Cual Soporta Multiprogramación
C. A. Pérez Quintero, I. Castillo, C. Camargo
Univ. Nacional de Colombia, Univ. de los Andes
Colombia
9a. Diseño analógico - 3
Ponencias
47. Implementación de un Algoritmo ICA con Circuitos CMOS Analógicos para el Problema de Separación Ciega de Fuentes
L. N. Oliva Moreno, J. A. Moreno Cadenas, L. M. Flores Nava, F. Gómez Castañeda
CINVESTAV-IPN, Dpto. de Ingeniería Eléctrica
México
50. Frequency Shift Keying (FSK) Modulator using a MEMS Switch
B. R. Jackson, C. Saavedra
Queen's University, Dept. of Electrical and Computer Engineering
Canadá
108. Diseño de un Turbo Decodificador Analógico para el Código de Corrección de Errores UMTS de 40 Bits
J. L. Lagos Benites, C. Silva Cárdenas
Pontificia Univ. Católica del Perú, Grupo de Microelectrónica
Perú
9b. Sistema en Chip
Ponencias
45. A SoC Design Methodology for LEON2 on FPGA
E. Ostúa, J. Juan Chico, J. Viejo, M. J. Bellido, D. Guerrero, A. Millán, P. Ruiz-de-Clavijo
Inst. de Microelectrónica de Sevilla - CNM; Univ. de Sevilla, Dpto. de Tecnología Electrónica
España
16. Automatic Link-Editor Generation for Embedded CPU Cores
D. C. Casarotto, L. C. V. dos Santos
Univ. Fed. de Santa Catarina, Dpto. de Informática y Estatística
Brasil
60. TEAPAN: Una Herramienta para el Diseño de
Arquitecturas a Alto Nivel
D. Peñalosa *, C. J. Jiménez #, M. Valencia #
* IES Ruiz Gijón de Utrera; # Univ. de Sevilla, Inst. de Microelectrónica
de Sevilla - CNM
España
25. Análisis de Modelos Computacionales para Sistemas
Embebidos
J. Osio, F. Salguero, J. Rapallini, A. Quijano
Univ. Nacional de La Plata, Fac. de Ingeniería, Centro de Técnicas Analógico
Digitales (CeTAD)
Argentina
Posters
24. CRIPTOCORE: Design, Validation and Prototyping of an IP for Cryptographic Applications
C. R. T. Fernandes, G. R. Laureano, L. F. P. Santos, L. C. V. dos Santos
Univ. Fed. de Santa Catarina, Dpto. de Informática y Estatística
Brasil
71. Diseño de una Arquitectura para la Segmentación
de Imágenes Basados en Mean Shift en un FPGA
G. A. Cucho Padín, H. A. Suárez Montalvo
Pontificia Univ. Católica del Perú, Sección Electricidad y Electrónica, Grupo
de Procesamiento Digital de Señales e Imágenes
Perú
68. Linux Embebido como Herramienta para Realizar
Reconfiguración Parcial
O. D. Sánchez, C. I. Camargo
Univ. Nacional de Colombia
Colombia
9c. Aplicaciones - 3
Ponencias
79. Diseño de un Procesador para el Alineamiento Global de Secuencias de DNA
M. A. Lozano, J. Velasco-Medina
Univ. del Valle, EIEE, Grupo de Bionanoelectrónica
Colombia
77. Diseño de un Microsistema para la Adquisicion
de Señales Cardíacas Usando FPAAs
P. C. Castillo-Rodríguez, H. J. Castro-Patiño, C. R. Pinedo-Jaramillo, J.
Velasco-Medina
Univ. del Valle, EIEE, Grupo de Bionanoelectrónica
Colombia
43. Diseño y Construcción de un Controlador Lógico
Programable Basado en un Núcleo Reconfigurable
L. Snaider Carrillo, Z. Agenor Polo, M. Esmeral P.
Fundación Univ. del Norte, Grupo de Robótica y Sistemas Inteligentes
Colombia
Posters
87. Diseño de Divisores Paralelos y Secuenciales de N/N Bits Usando FPGAs
J. M. Espinosa-Durán, J. G. Catuche-Girón, M. E. Vera-Lizcano, J. Velasco-Medina
Univ. del Valle, EIEE, Grupo de Bionanoelectrónica
Colombia